中国チップ企業「上海棣山科技」、2nm AI GPUの開発進捗を公表

2026年4月13日の報道によると、このほど上海棣山科技有限公司（以下「棣山科技」）は、2nmプロセスに対応したハイエンドAI GPUチップの最新開発状況を公表した。同社が独自に開発を進めるこのチップは、国際的な最先端設計レベルに達しているとされ、現在も中核となる研究開発はプロトタイプ検証の重要な段階にあるという。業界専門家の分析によれば、正式なテープアウト、量産、そして商用化に向けては、なお1～2年を要する見込みだ。

ハイエンドチップの研究開発に特化した中国のテクノロジー企業として、棣山科技は設立して以来、「センサーチップ＋高演算能力チップ」の2本柱を中核戦略とし、AI GPU分野における中核技術の開発に注力してきた。2025年、同社は公式に、初の自社設計となる2nm AI GPUプロトタイプチップが設計第3フェーズを完了したと発表した。このマイルストーンは、同社がハイエンドAIチップ設計分野でブレークスルーを達成し、中国国内さらには国際的な先進レベルに仲間入りしたことを示している。

この2nm AI GPUプロトタイプチップは、FinFET/GAAハイブリッドプロセスとChipletヘテロジニアス統合アーキテクチャを採用し、同社独自開発の「棣山智核（DS-Core）」を搭載している。トランジスタ数は1,700億個、チップ面積は約800mm²、2.5D CoWoS-L先進パッケージ技術により高密度相互接続と高効率放熱の両立を実現している。これは、先進パッケージングが「新ムーアの法則」の担い手となる業界トレンドにも合致する。

複数回の厳密なシミュレーション検証の結果、このチップの演算性能は極めて高いという。FP32単精度で50 TFLOPS、FP16半精度で100 TFLOPS、FP4低精度で400 TFLOPSを達成し、異なる精度要件に柔軟に対応可能で、大規模AIモデルの学習や推論などのハイエンド演算シーンに適する。エネルギー効率は従来比40％向上し、標準消費電力は350W未満に抑制し、1ワット当たりの演算性能は142 GFLOPSに達し、性能と効率のバランスを実現している。

さらに研究チームは、広帯域メモリ（HBM）のパッケージ相互接続、超低遅延チップ間通信（<0.25ns/mm）、マイクロ流路による高効率熱管理という3つの中核技術ボトルネックの克服に成功した。搭載するHBM4メモリは1チップ当たり48GB、ピン転送速度は11Gb/s超、メモリ帯域幅は3.2TB/sに達し、従来のHBM3Eと比較して約2.5倍の帯域幅向上を実現する。また、大規模モデル学習時の大量データ高速伝送ニーズを満たす。マイクロ流路熱管理技術により、チップの熱暴走リスクを68％低減し、チップ動作温度を85℃以下に安定制御することで、長期的な安定動作の基盤を確立した。

2026年4月13日現在、棣山科技が独自開発するこの2nmハイエンドAI GPUチップは、まだ正式なテープアウト段階には入っておらず、設計から実チップへの重要な飛躍はまだ達成されていない。2026年に開催された「セミコン・ジャパン（Semicon Japan）」をはじめとする国内外の主要半導体展示会において、棣山科技は本チップの完全な設計案、主要技術パラメータ、複数回のシミュレーションテストデータを公開し、特に2nmプロセス適応、Chipletヘテロジニアス統合、独自開発アーキテクチャなどの中核技術的ブレークスルーを強調して紹介した。これにより、業界や市場関係者は本チップの設計力と発展可能性を直感的に理解し、具体的なテープアウト開始時期の開示を受けた。現在、棣山科技の研究開発はプロトタイプ検証段階における各種中核課題に全面集中しており、以下の4つの重要分野を中心に着実に推進されている。

1. チップシステムレベル検証：全シナリオシミュレーション環境を構築し、さまざまな演算負荷やアプリケーションシナリオでの動作安定性、互換性、性能を総合的に検査し、設計段階の潜在的な問題を早期に発見・解決する。

2. タイミング収束最適化：2nm先端プロセスにおける信号伝送遅延やタイミングずれなどの業界共通の課題に対し、専門チームを編成して回路設計の最適化、配置配線の調整などを通じ、各モジュールのタイミング同期を確保し、ハイエンドAI演算に求められる高効率伝送を実現する。

3.量産歩留まりの事前最適化：2nmプロセスの特性を踏まえ、歩留まりシミュレーション分析を事前に実施し、量産歩留まりに影響を及ぼす可能性のある重要工程を最適化することで、テープアウト以降の歩留まりリスクを低減し、開発・生産コストを適正に管理する。

4. ソフトウェアエコシステムの同時適応：並行してソフトウェアの開発と適応を進め、ハードウェアとソフトウェアの高効率な連携を確保し、テープアウト後の早期のシナリオテストや顧客導入に向けた基盤を確立する。

現在、研究開発チームは全力で各課題に取り組み、検証プロセスの細分化、技術案の最適化を進め、プロトタイプ検証段階の各施策を確実に成果へと結びつけ、その後の本格的なテープアウトテストと量産加速に向けた技術的基盤を固めている。

注目すべきは、先端プロセスへの委託生産、EDAツールの適応、量産歩留まりの立ち上げなど業界共通の課題の影響により、棣山科技が以前に計画していた「2025年末までのテープアウト前検証完了、2026年第1四半期の量産開始」という目標は後ろ倒しとなった。業界関係者の分析では、ハイエンドAIチップはプロトタイプ検証からテープアウトテスト、量産歩留まり向上、顧客導入、そして商用化に至るまで、技術集約的でプロセスが複雑、かつ長期間を要するシステム工学で、1〜2年の開発期間は業界の通常範囲内である。現在の開発進捗を踏まえると、本2nm AI GPUチップは2028年末から2029年にかけて順次商用段階に入る見込みだ。

2025年10月13日、棣山科技はドイツの著名な半導体企業AragF社と戦略的提携を正式に締結し、両社共同出資による「AI GPU共同研究所」を設立した。重点分野は、(1) 2nm GPUチップの通信効率最適化、(2) 国産ハードウェア・ソフトウェアの適応、(3) AI推論高速化キットの開発だ。AragF社のチップ通信技術における豊富な蓄積と、棣山科技のハイエンド演算チップ設計における強みを融合させ、技術補完と協業を実現し、2026年末までにAI推論高速化キットのプロトタイプをリリースする計画だ。これにより、本チップのシナリオ別応用に向けた重要な技術基盤を提供する。

現在、同社は国内の主要クラウド事業者や自動運転中核企業数社と事前連携の意向を合意しており、クラウド演算リソースの提供、車載AI演算支援などの中核シナリオに関する共同テストを実施し、顧客導入とシナリオ適応を先行して準備することで、本チップのその後の商用化を後押しし、中国国産ハイエンドAI GPUチップの市場浸透と産業化を支援する。

世界的なハイエンドAI GPU業界の競争構造を見ると、棣山科技の2nm AI GPUチップ設計における技術力は、国際的な最先端グループに仲間入りし、世界の主流レベルに的確に対応する水準に達している。具体的には、同社独自開発の2nm AI GPUプロトタイプチップは、複数回の厳密なシミュレーション検証によりFP32単精度で50 TFLOPSを達成しており、この中核性能指標は国際的半導体大手エヌビディアのH100、H200シリーズのハイエンドAI GPUチップと肩を並べる水準にある。これにより、国際大手によるハイエンドAI演算チップ設計の技術的独占を打ち破り、中国の国産チップ企業における先端プロセスチップ開発の飛躍的進歩と強力な発展可能性を示している。ただし、ハイエンドAI GPU産業の競争は中核設計技術の優劣だけでなく、量産能力、エコシステム構築、製品信頼性など全チェーンにわたる総合力が問われる。現時点では、棣山科技と国際大手との間にはなお顕著な段階的な差が存在するという。

今後、棣山科技は研究開発への投資を継続的に拡大し、プロトタイプの検証、試作チップのテスト、量産歩留まりの最適化といった中核的な工程に注力するとともに、ソフトウェアエコシステムの構築と専門人材の育成を加速させる必要がある。自社の弱点を不断に補強し、国際的な大手企業との差を徐々に縮め、中国国産ハイエンドAI GPUチップが「設計面での優位性」から「サプライチェーン全体での優位性」へと飛躍的な発展を遂げるよう推進していく。

（原文：https://www.icsmart.cn/103791/）