ファーウェイ、新たな半導体進化原則「τ（タウ）スケーリング則」を発表　2031年に1.4nm相当へ

5月25日、上海で開かれたIEEE International Symposium on Circuits and Systems（ISCAS 2026）において、ファーウェイ（華為技術）の取締役兼半導体事業部門社長の何庭波（ハー・ティンボー）氏は、基調講演「半導体の新たな道──探索と実践」に登壇し、新たな半導体進化原則「τ（タウ）スケーリング則」を正式に打ち出した。

△ファーウェイ取締役兼半導体事業部社長の何庭波氏。撮影：王靖遠（出典：人民日報）

τスケーリング則は、「幾何学的微細化」に代えて「時間的微細化」を軸に据える。ロジック・フォールディング（論理折り畳み）技術によってトランジスタ密度とシステム性能を一段と引き上げる考え方で、世界の半導体分野で中国が産業の指針となる原則を初めて提示した形だ。コアとなるロジック・フォールディングなどの技術群は、デバイス・回路・チップからシステムまでを縦断する多層協調最適化体系を構築。時間定数τを系統的に低減することを目標とし、各層の性能・電力効率・トランジスタ密度を持続的に高めていく。

何氏によれば、2020年以降、パートナーとともに多大な努力を重ね、スマートフォン用チップを市場に復活させた。2025年に「Kirin 9030 Pro」を発表した後、性能は「飽和領域」に入ったため、τスケーリング則に立脚した新たなアプローチに活路を見いだし、段違いの性能向上を実現したという。同社はτスケーリング則に基づき、過去6年間で381品種のチップを設計・量産してきた。何氏は、2031年までにτスケーリング則に準拠したハイエンドチップのトランジスタ密度が、1.4ナノメートル（nm）プロセス相当の水準に達するとの見通しを示した。

今秋発表予定の次世代モバイルチップ「Kirin 2026」について、何氏は「ロジック・フォールディング技術の初の本格実装に成功し、性能が大幅に向上した」と説明。まったく新しい自由論理設計の理念に基づき、単層から2層へと拡張し、トランジスタ密度などの指標を大きく引き上げたとし、「先端プロセスだけでは到底達成できない進歩を数多く得た」と強調した。こうした革新技術は、2027年以降の量産チップへ順次落とし込んでいくという。

「今後10年で全面折り畳みへ、さらには多層化へと歩みを進め、デバイスから回路、チップ、システムに至る全スタックの性能を最適化し続ける」と何氏。2026年から2035年にかけて、探索段階の技術を段階的に製品化することで、トランジスタ密度と動作周波数を着実に伸ばし、高性能なモバイルチップを継続投入する方針を明らかにした。そのうえで、「我々のソリューションはしっかり通用し、この先も長く歩める。新しいチップの性能は、もう一方の微細化アプローチと比較しても十分な競争力を持っている」と締めくくった。

（原文：https://www.icsmart.cn/105296/）