MediaTekとNVIDIAの協力関係がさらに深化している。ハードウェアに加え、半導体IPの面でも、NVLinkのIP、長距離224G Serdes、車載AECの共同開発に乗り出す。業界関係者によれば、NVIDIAは、ASIC市場への参入を目指す中、自社ブランドの制約を避けるためMediaTekをパートナーに選んだと分析される。

将来的には、より多くのCSPがMediaTekとの協力を求めるようになり、顧客がNVLink IPを採用すれば、NVIDIAのスイッチ（Switch）・ソリューションを購入する顧客の意欲も高まり、Win-Winの状況が実現できるようになる。

先日の NVIDIA GTC 2025で、MediaTekは Premiun ASIC デザインサービスを紹介し、MediaTekと NVIDIA の協力が IP の分野にまで及んでいることを示した。より柔軟なビジネスモデルで、様々なカスタマイズチップ/HBM4E などを提供し、豊富な Cell ライブラリ、先進的なプロセス、先進的なパッケージングの経験、カスタマイズチップのための完全なソリューションを提供する。

MediaTekは、同社のSerDes技術がASICの中核的な強みで、チップ相互接続、高速I/O、先進的なパッケージング、メモリ統合をカバーしていると指摘していた。世界の主要ファウンドリと協力して最先端のプロセスノードでの協力を深め、「Design Technology Co-optimisation（DTCO）」により性能、消費電力、面積（PPA）の最適なバランスを実現している。

その中でも、112Gb/sのDSPベースPAM-4レシーバーは、4nm FinFETプロセスで製造され、52dB以上の損失補償を実現し、低信号減衰・高耐干渉性を実現する。この技術は、イーサネットや光ファイバー長距離伝送だけに適用できるものではない。 MediaTekは現在、データセンター用に特化した224G Serdesを発表しており、シリコン検証を完了した。

調査会社によると、一部のCSP（クラウド・サービス・プロバイダー）はすでに、カスタム設計チップ用にNVIDIAとMediaTekのIPポートフォリオを評価している。 GoogleのTPU（テンソルプロセッサー）の進捗は若干遅れているものの、第7世代のTPUは来年第3四半期に量産に入る見込みだが、3nmを使用して製造することで、MediaTekの貢献はまだ20億ドル以上増加する見込みだ。

サプライチェーン関係者により、GoogleがTPUの第8世代に進み、TSMCの2nmプロセスを使用し始め、先端プロセスの分野で主導的地位を維持し続けることを明らかにした。 また、業界関係者はMediaTekが中小企業のAI需要の主な受益者になるとしても期待されている。

分析では、NVIDIAとMediaTekの協力GB10チップは、CPUを構築するためにArmの価格に基づいてだけでなく、市場が期待しているN1x WoAチップはすぐに公開され、MediaTekの業績さらに押し上げる可能性があると指摘している。

（原文：https://www.icsmart.cn/89919/）