6月17日、中国台湾メディア報道によると、TSMC（台湾積体電路製造）の米国アリゾナ州工場において、アップル、NVIDIA、AMD向けに製造された初の半導体チップ（ウェハー2万枚相当）が完成した。これらのチップは、現在中国台湾に送られ、パッケージング工程に入っている。

このアリゾナ工場で生産された4nmプロセスには、NVIDIAの次世代AI GPU「Blackwell」、アップルのiPhone向けAシリーズプロセッサ、AMDの第5世代データセンター向けプロセッサ「EPYC」が含まれている。TSMCは米国にパッケージング工場を持たないため、これらのチップは中国台湾の先進パッケージング工場に移送され、CoWoS（Chip on Wafer on Substrate）技術による先進的なパッケージングが行われる。

TSMCは米国に2つの先進パッケージング工場建設を計画しているが、現時点では正式着手に至っていない。一方、米国サプライチェーン強化のため、TSMCは半導体パッケージング大手アムコー（Amkor）と提携を発表した。アムコーがアリゾナ州ピオリア市に建設予定の先進パッケージング工場で、パッケージングテスト・ターンキー・サービスを提供し、顧客を支援する。

さらに、アムコーとTSMCは、顧客ニーズを満たすために、TSMCのInFO（Integrated Fanーout）やCoWoSなどの協業パッケージング技術を共同で選定する。この協定は、顧客の前工程・後工程における地理的多様性の要求を支援すると同時に、現地半導体製造エコシステムの発展を促進する双方の姿勢を明確に示している。両社は、グローバル製造ネットワーク全体で顧客にシームレスな技術サービスを提供する共通ビジョンを掲げている。

情報によると、3nmプロセスウェハー1枚の平均単価は約2.3万米ドル（約335万円）に達し、パッケージング不良は巨大な損失につながる。このため、TSMCのCoWoSやインテルのFoverosなどの先進なパッケージング技術を持っている企業のみが対応可能だという。

TSMCのアリゾナ工場で製造されるチップの高度なパッケージングは基本的に中国台湾工場が担っており、特にHPC/AIチップはCoWoS技術を用いている。生産能力では、2024年末時点でTSMCのCoWoS-L/S月間生産能力は約75,000枚だ。2025年にはAI ASIC需要の牽引により115,000枚/月まで拡大が見込まれる。

（為替換算レート：1ドル=145円で計算）

（原文：https://www.icsmart.cn/93094/）