6月19日、海外メディアPatently appleの報道によると、世界のファウンドリーリーダーTSMCは最近、AppleとNVIDIAの2nmチップの試験生産に向けた準備を開始した。

同報道は、サムスン電子が2022年6月にGAA技術に基づく3nmプロセスの正式量産を発表し、世界で初めて3nmプロセス技術の量産に成功したと指摘している。 TSMCはサムスンから半年遅れで2022年末に3nmプロセスを正式量産するものの、すでにTSMCの3nmは主要顧客に初めて採用されており、サムスンとの差を広げるために、TSMCは最近2nm試作の事前運用を開始し、AppleとNVIDIA向けの2nm製品の試作準備を始めている。

なお、サムスンのDS部門社長であるKyung Kye-hyun氏が5月上旬の講演で、サムスンはTSMCよりも早くからGAA技術に基づく2nmプロセスの量産を目指し、TSMCを超える計画であると発言したことが注目されている。

実際、TSMCは高度なプロセスに加えて、高度なパッケージング技術を通じて技術的リーダーシップも維持している。 少し前に、TSMCは6番目の高度なパッケージングおよびテストプラントの正式な開設を公表し、フロントエンドとバックエンドのプロセス3DFabric統合自動高度なパッケージングおよびテストおよびテストサービス工場の統合を実現するTSMCの最初の高度なパッケージングおよびテスト工場になった。 同時に、TSMC-SoIC（システム統合チップ）プロセス技術の大量生産の準備も行っている。 第6先進パッケージングテスト工場の開設により、TSMCは、SoIC、InFO、CoWoS、および高度なテストなどのTSMC 3DFabricの高度なパッケージングテスト・シリコンスタッキング技術のより完全で柔軟な容量計画が可能になり、生産歩留まりと性能の相乗効果も向上する。

TSMCのオペレーション／アドバンスド・パッケージング・テクノロジーとサービス、品質および信頼性担当副社長である何軍氏は、次のように述べた。3DIC市場の強い需要に応えるため、TSMCはアドバンスド・パッケージングとシリコン積層技術の先行導入を完了し、3DFabricプラットフォームを通じて顧客のニーズを満たす技術リーダーシップと能力を提供するために、高度なパッケージングとシリコン積層技術のキャパシティを高度に展開することを完了した。

TSMCとサムスンに加え、米半導体大手インテルは2024年までに2nmを量産し、半導体プロセス技術でリーダーシップを取り戻す計画だ。 また、インテルは現地時間6月1日のオンラインイベントで、チップ裏電源ソリューション「PowerVia」の技術開発、テストデータ、ロードマップを公開し、ファウンドリ業界におけるプレゼンスの拡大に乗り出した。 これに対し、TSMCも現在バックサイドパワーの技術を開発しているが、利用できるようになるのは2026年以降となる。

（原文：http://www.icsmart.cn/63376/）